北海市 SIEMENS HNF363S * 返回列表頁

SIEMENS HNF363S時序控制

　　SIEMENS HNF363S輸出的場同步信號VSYNC，行同步信號HREF以及像素時鐘信號PCLK接至CPLD芯片，產(chǎn)生控制信號把OV7635輸出的數(shù)據(jù)信號存入FIFO幀存儲器AL422B中，以及產(chǎn)生液晶的時鐘和行同步信號控制液晶的顯示。CPLD采用了ALTERA公司的EPM7064芯片。在CPLD中完成了對FIFO的寫控制、通知DSP讀信號、液晶的時鐘信號的產(chǎn)生等功能。

　　SIEMENS HNF363S接收場同步信號VSYNC，此信號的下降沿表示圖像傳感器輸出一幀的開始，此時CPLD產(chǎn)生WRST負脈沖復位FIFO的寫指針。場同步信號VSYNC下降沿后，判斷行同步信號HREF的上升沿到來，接著利用像素時鐘信號PCLK作為寫時鐘WCK將圖像數(shù)據(jù)直接存儲到FIFO中，當存到一定的數(shù)后，就及時發(fā)信號給DSP，以便DSP讀取數(shù)據(jù)，本系統(tǒng)采用的是一個中斷INT0來通知DSP。此時DSP可以讀數(shù)據(jù)也可以不讀，視處理的速度來定。讀數(shù)據(jù)時，可利用RD和片選，產(chǎn)生RCK信號。DSP讀取的速度不能太快，以讀取速度小于寫速度為原則。

　　在對液晶的邏輯時序控制上，由于圖像輸出的信號是640×480的像素，而液晶的顯示為320×240的格式。所以利用CPLD把圖像傳感器輸入的像素時鐘信號PCLK進行二分頻產(chǎn)生液晶的時鐘信號控制液晶的顯示，同時對行同步信號進行隔行有效從而達到液晶對圖像的顯示。CPLD中的程序編寫用的采用了硬件描述語言VHDL，在QUARTUSⅡ軟件平臺上進行編寫的。由于在選用芯片時采用的是EPM7064S系列的44腳PLCC封裝的，只能工作在5V電壓情況下，其輸出的高電平信號是5V，必須通過處理才能接入系統(tǒng)中工作在3。3V狀態(tài)下的芯片器件。

　　1.4 SIEMENS HNF363S幀存儲器選擇

　　幀存儲器有需要外部提供地址線的RAM和不需要外部提供地址線的FIFO，為了簡化CPLD的設計。采用了FIFO的幀存儲器。FIFO又可以分為基于動態(tài)存儲的DRAM和基于靜態(tài)的SRAM?；陟o態(tài)SRAM的優(yōu)點是不需要刷新電路，但容量小，需要多片才能存儲一幀數(shù)據(jù);基于DRAM的優(yōu)點是容量大，只需一片就能存儲一幀數(shù)據(jù)，缺點是必須有刷新電路。本設計中采用的是Averlogic公司的大容量FIFO動態(tài)存儲芯片AL422B。其刷新電路比較簡單，僅需WCK或RCK提供大于1M的不間斷脈沖即可。AL422B的存儲容量為3MB，由于系統(tǒng)一幀的信息通常包含640×480個彩色像素，每個像素占用2個字節(jié)，可存儲1幀圖像的完整信息，其工作頻率可達50MHz。

　　1.5 視頻處理DSP

　　在選用DSP時，在兼顧處理速度，存儲容量，現(xiàn)有條件下的加工工藝水平，以及性價比方面，選用了TI公司的144腳封裝的TMS320VC5509A，此芯片的zui高工作頻率可達到200MHz，具有很高的處理速度。

　　DSP收到來自CPLD的讀通知信號后開始讀取AL422B中的視頻數(shù)據(jù)。為了方便處理數(shù)據(jù)，在DSP外圍擴展了一個的SDRAM。芯片采用的是HYNIX公司的HY57V161610E，此芯片的存儲容量為1M×16bits。

　　當SIEMENS HNF363S上電復位后，通過采樣GPIO0～GPIO3的狀態(tài)，根據(jù)采樣的狀態(tài)來進行什么樣方式的程序裝載。本系統(tǒng)的采用外接的flash存儲芯片的SPI口對DSP進行程序裝載，接著通過DSP的I2C口對圖像傳感器進行寄存器初始化。圖像傳感器開始輸出信號。整個系統(tǒng)開始進入工作。

　SIEMENS HNF363S作為高速的處理器，主要用于圖像的處理。由于本視覺系統(tǒng)要完成識別和跟蹤功能，數(shù)據(jù)的處理量是很大的。在完成圖像處理的同時，DSP也作為控制器使用完成對控制器的控制，從而構成視覺跟蹤系統(tǒng)。

?