杭州市 Philips PM3570 優質品供應 返回列表頁

Philips PM3570PCIE總線方案論證

　　PCIE是第3代I/O總線互聯技術，如今已成為個人電腦和工業設備中主要的標準互聯總線。與傳統的并行PCI總線相比，PCIE采用串行總線點對點連接，具有更高的傳輸速率和可擴展性。例如本文采用的8通道1代PCIE 2.0硬核的理論傳輸速率是4 GB/s，其總線位寬亦可根據需求選擇×1、×2、×4和×8通道。與其他的串行接口（如RapidIO和Hypertransport）相比，PCIE具有更好的性能和更高的靈活性。

　　1.1 Philips PM3570PCIE總線實現方式

　　目前，PCI Express總線的實現方式主要有兩種：基于接口芯片ASIC和基于IP核的可編程邏輯器件FPGA方案。前者通常采用ASIC+FPGA/DSP的組合方式，PCIE接口芯片（如PEX8311）避免用戶過多地接觸PCIE協議，降低了開發難度；但其硬件電路設計復雜，功能固定，靈活性和可擴展性較差。后者使用IP核實現PCIE協議，用戶可以開發其所需的功能和驅動，具有可編程性和可重配置能力；另外，單片FPGA降低了成本和電路復雜程度，更符合片上系統（SoC）的設計思想。本文采用Xilinx公司Virtex6 FPGA和PCIE集成塊，實現雙緩沖模式的高速PCIE接口設計。

　　1.2 Philips PM3570雙緩沖與單緩沖比較

　　以寫操作（數據從FPGA到內存）為例，雙緩沖PCIE系統框圖如圖1所示。為描述方便，將該FPGA片上系統命名為SRSE（Software Radio System with PCI Express）。

　　圖1 Philips PM3570雙緩沖PCIE系統框圖

　　Philips PM3570PC端的驅動程序在系統內存上為SRSE分配了兩個緩沖區（WR_BUF1/2）用于數據存儲，這兩個緩沖區的地址信息分別存儲在FPGA端的DMA寄存器（DAM_Reg1/2）中。Root Complex連接CPU、內存和PCIE器件，它代表CPU產生傳輸請求PCIE核是Xilinx公司提供的集成塊程序，實現PCIE協議的處理；DMA（直接存儲器訪問）引擎用于實現DSP核和PCIE器件間的高速數據存儲與交換；DSP（數字信號處理）核是用戶設計的算法或應用程序。以圖1為例，DSP核將產生的數據寫入TX_FIFO，DMA引擎將數據以傳輸層數據包（TLP）的形式發送至PCIE核，其中數據包的頭信息來自寄存器DMA_Reg1.當SRSE將數據寫入緩沖區WR_BUF1時，驅動分配另外一塊緩沖區WR_BUF2并將該緩沖區的地址信息寫入寄存器DMA_Reg2中；當DMA引擎發出WR_BUF1的寫操作消息中斷（MSI）后，DMA控制器將數據包的頭信息切換至DMA_Reg2，驅動將緩沖區切換至WR_BUF2，繼續傳輸數據。

　　圖2 Philips PM3570總線中斷延遲測量

Siemens Simatic S7 TP177B Panel 6AV6642-0BC01-1?AX0 NEU

Siemens Sinumerik Sirotec 6FX1118-1AA02 Board

Siemens Simatic S5 WF1680 6FM1680-1EA00 Positionierb.

Siemens Sinumerik Sirotec 6FX1120-3BA01 Board

Siemens Sinumerik Sirotec 6FX1122-5CD01 Board

Siemens Sinumerik Sirotec 6FX1125-8AA01 Board

Siemens Sinumerik Sirotec 6FX1126-4AA00 Board

Siemens Sinumerik Sirotec 6FX1120-2CA02 Board

Siemens Sinumerik Sirotec 6FX1120-2AB03 Board

Siemens Sinumerik Sirotec 6FX1127-4AC01 Board

Siemens Sinumerik Sirotec 6FX1127-4AD01 Board