Juniper NS-ISG-1000 ，Juniper NS-ISG-1000 返回列表頁(yè)

Juniper NS-ISG-1000在line-delay期間，MA持續(xù)輸出脈沖。

Tranmission，（發(fā)送）：當(dāng)SL信號(hào)從常高拉低后維持一段時(shí)間。這段時(shí)間叫ACK，表示Slave響應(yīng)了MA信號(hào)，正在進(jìn)行數(shù)據(jù)準(zhǔn)備。通常ACK維持0.1us到8us之間，這與Slave數(shù)據(jù)是否準(zhǔn)備就緒有關(guān)，對(duì)于特定的Slave，其ACK的長(zhǎng)度是基本上是固定的。ACK期間MA持續(xù)輸出脈沖。當(dāng)SL發(fā)送1個(gè)BIT的START位（常‘1’），表示Slave數(shù)據(jù)準(zhǔn)備就緒。開(kāi)始數(shù)據(jù)發(fā)送。

SL會(huì)順次發(fā)1個(gè)BIT的CDS信號(hào)，1個(gè)單周期字段（SCD）；BiSS規(guī)定單周期字段長(zhǎng)度要大于4個(gè)BIT，小于64個(gè)BIT。對(duì)于特定應(yīng)用，字段長(zhǎng)度由Slave廠商規(guī)定（例如：禹衡公司多圈編碼器的單周期位域包括16個(gè)BIT的多圈計(jì)數(shù)、17個(gè)BIT的單圈位置，2個(gè)BIT的錯(cuò)誤告警和6個(gè)BIT的CRC校驗(yàn)）。這個(gè)期間，MA持續(xù)輸出脈沖。

Timeout，（超時(shí)）：當(dāng)SCD發(fā)出完成后，SL維持0.5~40us的低電平，這個(gè)時(shí)間段被稱(chēng)為T(mén)imeout，對(duì)于特定的應(yīng)用，Timeout由Slave廠商規(guī)定。MA在Timeout期間發(fā)送CDM信號(hào)，該信號(hào)一直維持到SL被拉高，SL被拉高后，本次通信*結(jié)束。

2、BiSS的寄存器通信

CDM和CDS是Master和Slave進(jìn)行寄存器通信的信號(hào)。當(dāng)Master與Slave進(jìn)行個(gè)多個(gè)周期的數(shù)據(jù)通信后，Slave收到的Master發(fā)送的CDM序列和Master接收的CDS序列構(gòu)成了BiSS寄存器通信幀，如下圖5所示。

圖5多個(gè)Juniper NS-ISG-1000幀構(gòu)成的寄存器通信序列

圖6、圖7描述了BiSS寄存器通信讀寫(xiě)時(shí)序。通過(guò)時(shí)序圖，可以了解BiSS可以與編碼器進(jìn)行雙向數(shù)據(jù)交換。BiSS的寄存器通信有CRC校驗(yàn)，和讀回校驗(yàn)（針對(duì)寫(xiě)時(shí)序）。

BiSS的寄存器通信占用帶寬很少，對(duì)比EnData2.2和NRZ等有優(yōu)勢(shì)。這是由于伺服控制器初始化時(shí)讀編碼器參數(shù)情況多，正常工作時(shí)用戶(hù)通常只關(guān)注錯(cuò)誤報(bào)警信息，BiSS將錯(cuò)誤報(bào)警信息放在實(shí)時(shí)性高的數(shù)據(jù)通信中，把耗時(shí)的寄存器通信用CDS和CDM實(shí)現(xiàn)，這種根據(jù)數(shù)據(jù)實(shí)時(shí)性設(shè)計(jì)不同的通信速率的方法，能夠大幅節(jié)約通信帶寬，有效降低通信時(shí)延。所以，使用BiSS編碼器能帶來(lái)更好的控制效果。

圖6BiSS寄存器通信寫(xiě)時(shí)序

圖7Juniper NS-ISG-1000寄存器通信讀時(shí)序

Juniper NS-ISG-1000通信協(xié)議的實(shí)現(xiàn)方法

1、硬件解碼

對(duì)于采用硬件解碼的用戶(hù)，可以根據(jù)需要選擇IC-HAUS提供的解碼芯片，或者采用IC-HAUS提供的IP軟核進(jìn)行解碼。也可以選擇帶有IP硬核的MCU。如果想利用IC-HAUS提供的IP軟核實(shí)現(xiàn)數(shù)據(jù)通信和寄存器兩種功能，需采用FPGA解碼。Juniper NS-ISG-1000資源數(shù)需大于1300個(gè)LE（將BiSS與MCU的接口設(shè)置為SPI時(shí)的編譯的結(jié)果）或等效資源數(shù)。如果僅想實(shí)現(xiàn)數(shù)據(jù)通信，可以采用CPLD解碼。CPLD資源數(shù)需大于96個(gè)LE（增加時(shí)鐘分頻電路和SPI接口后需150個(gè)以上的LE）或等效資源數(shù)。自行設(shè)計(jì)的難點(diǎn)是線延遲的處理，對(duì)于外引線很短或無(wú)外引線的應(yīng)用，線延遲的變化很小，這時(shí)可以設(shè)計(jì)延遲固定的采樣時(shí)鐘，否則每個(gè)周期要進(jìn)行一次線延遲補(bǔ)償。

?