北京市 1756-L55M14 。、1756-L55M14 返回列表頁

1756-L55M14相比握手信號控制的IDMA傳輸，在這種方式下，PowerPC內核除了需要初始化IDMA通道以外還要以命令的形式啟動每一次的傳輸，所以要占用多一些的內核資源。

不過，在一次傳輸啟動之后zui多可以傳輸4 GB的數據，所以只要每次傳輸的數據長度比較長，內核寫一個寄存器的額外開銷就*可以忽略不計。同時，由于內部命令觸發方式不需要握手信號，不需要頻繁地每幾個字節就競爭一次總線控制權，所以這種方式的傳輸效率更高、傳輸速度更快。內部命令觸發方式是以空間換時間——用前端大的緩沖區來換取傳輸速度的提升。 考慮到主控板上軟硬件系統的瓶頸都在于總線帶寬，而存儲資源相對比較豐富，所以選擇CP命令控制的IDMA傳輸作為數據流從FPGA到SDRAM的傳輸方式。

1756-L55M14傳輸方案設計 

FPGA和MPC8260間的數據傳輸接口設計如圖3所示。圖中左側FPGA，通過16位數據線、10位地址線、2根中斷請求線和一些讀寫控制信號線連接到右側的MPC8260。1756-L55M14通過64位數據線與本地內存SDRAM相連。 [align=center]

 圖31756-L55M14傳輸設計框圖[/align] FPGA內部分配有兩個大的存儲空間，用于輪流緩沖從數據源接收到的數據。任何一個緩沖區收滿后，繼續接收的數據保存到下一個緩沖區，同時以中斷的方式觸發MPC8260啟動相應的IDMA通道把數據傳到SDRAM中。IDMA控制、數據同步和錯誤處理都由MPC8260完成，FPGA只負責收發數據和觸發中斷。下面分別介紹二者的程序設計。

1756-L55M14程序設計

MPC8260內部的程序處理流程如圖4所示。1756-L55M14預先初始化兩個IDMA通道：通道的源地址和傳輸數據長度等信息與FPGA中的緩沖區一一對應。當收到FPGA的中斷信號之后，如果此時對應的IDMA通道空閑，則在中斷處理程序中發出CP命令開始接收數據，同時將對應的IDMA通道置忙狀態；否則，在FPGA中可能發生了未讀取的數據被覆蓋的情況，MPC8260進入錯誤處理程序。

FANUC A06B-6064-H312 USPP A06B6064H312

DYNAMATIC IS93AD0C015DI3 USPP IS93AD0C015DI3

HONEYWELL 51403476-150 NSFP 51403476150

GENERAL ELECTRIC 137D5195G1 USPP 137D5195G1

HONEYWELL TC-PRS021 NSPP TCPRS021

ALLEN BRADLEY 1326AB-B530E-21?-Z13 USPP 1326ABB530E21Z1?3

TEXAS INSTRUMENTS PLC PM550-110 USPP PM550110

ALLEN BRADLEY 1336E-B050-AE-E?N-HA2-L8E NSPP 1336EB050AEENHA?2

SIEMENS 6ES5-944-7UB11 NSFP 6ES59447UB11

ALLEN BRADLEY 2711P-B15C4D1 NSPP 2711PB15C4D1

FANUC A06B-0653-B011 USPP A06B0653B011

TOPEX 2200-HYC USPP 2200HYC

ALLEN BRADLEY 1785-L60B/E NSFP 1785L60BE

ALLEN BRADLEY 1395-B74-C2-P10 USPP 1395B74C2P10

ALLEN BRADLEY 2711-T10C3 USPP 2711T10C3

ALLEN BRADLEY 2711-K10C8 USPP 2711K10C8

ALLEN BRADLEY 1395-B65-C1-P12 USPP 1395B65C1P12