CACR-HR10BBY82 特惠熱賣 CACR-HR10BBY82 返回列表頁

CACR-HR10BBY82在主狀態機完成初始化狀態，進入等待狀態后，等待讀/寫命令和視頻數據輸入信號。如果無視頻輸入，狀態機始終在等待狀態，并周期性的對SDRAM進行刷新，直到有視頻和讀/寫命令輸入。這部分的狀態圖如圖3所示。

　　CACR-HR10BBY82由于猝發的zui大長度為256，在每兩行操作之間都要進行激活、讀/寫命令、猝發終止、刷新等操作。由于讀/寫數據都使用的是像素時鐘的頻率，這樣總個 FPGA系統只有一個時鐘域，能保證整個系統*按照同步系統來設計，能提高整個系統的可靠性。這樣會帶來一個問題，要想僅僅在視頻的有效時間，即DEN 高電平部分完成一行視頻數據的讀/寫工作，這是不能滿足要求的。為了解決這個問題，需要借用行同步、前廊和后廊的時間，但是DEN無效后不傳輸視頻數據的，為了解決這個矛盾在SDRAM控制器和數據流輸入/輸出接口之間要分別設計兩個FIFO，深度大于一行的視頻數據，采用乒乓操作保證視頻流的流暢。

　　3 CACR-HR10BBY82控制器應用實例

　　在某型號的機載大屏顯示器系統中，視頻圖像處理系統中使用該SDRAM控制器進行了調試，實現FPGA對SDRAM的控制，完成相應的視頻處理算法和實現了圖像的翻轉功能。此部分系統簡要框圖如圖4所示。

　　該系統輸入的為多路DVI信號，輸入視頻分辨率均為1 280×1 024，DVI信號經過DVI解碼后輸入FPGA.

　　為了完成CACR-HR10BBY82內部的視頻處理算法和圖像翻轉的功能，在FPGA外部掛了兩組SDRAM，實現了乒乓操作，保證了系統的處理速度。處理后的視頻經過LVDS信號轉化，輸出到液晶屏上顯示。

　　CACR-HR10BBY82對于左右翻轉在FPGA內部采用雙口RAM進行操作能夠輕易實現。而圖像的上下翻轉，由于涉及到一幀數據的處理，需要經過外部緩存SDRAM實現。在采用上述SDRAM控制器的基礎上，控制SDRAM的讀方式就能實現，在將視頻數據寫入SDRAM的時候，寫地址從*行按順序寫入。讀的過程相反，要從zui后行開始讀。

　　由于CACR-HR10BBY82的一行容量不能裝下整行的視頻信息，所以讀的行地址要求每次從讀過的行的地址減去存一行視頻需要的SDRAM的物理行數，在一行視頻數據沒有讀完前要從當前行不斷的自增。如1 280×1 024的視頻數據，共需要5 120（5×1 024）SDRAM行存一幀數據。要上下翻轉輸出圖像，首先要輸出視頻數據的第1 024行，也就是要從SDRAM的5 115行開始按順序讀出，讀完第5 120行后，SDRAM地址轉到5 110行讀視頻流的第1 023行，如此類推，直到讀完整幀的視頻數據

Watch this item
Measurex 05331100 VFC, 40 - 500k Honeywell 
Location: USA

Watch this item
HONEYWELL 4DP7APXPR211 USPP 4DP7APXPR211
Location: USA

Watch this item
HONEYWELL STT35-0-0000-00?00-0000000-000-?0000-00 NSFP ST
Location: USA

Watch this item
ISSC Honeywell Complete Processor IPC 620-15 620-1537
Location: USA

Watch this item
ISSC Honeywell Processor 620-15 Complete Unit 620-1537
Location: USA

Watch this item
HONEYWELL D3-33333300-0-0?-0-0-OC-CS-0S USPP D3333333000
Location: USA

Watch this item
HONEYWELL C7012E-1104 NSFP C7012E1104
Location: USA

Watch this item
Measurex 05330700 Plasma display driver typ 2 Honeywell
Location: USA

Watch this item
Leeds & Northrup / Honeywell
Expedited shipping available
Location: USA

?