INDRAMAT KDA3.2-100-3-A00-W1 好品質(zhì) 返回列表頁

本公司主要優(yōu)勢產(chǎn)品：
【美國，英維思 Invensys FOXBORO I\A系統(tǒng), Triconex ESD系統(tǒng)】
【美國AB ..1756系列,1785系列,1746系列,1747系列,1771系列】
【瑞士ABB.. 機(jī)器人 DSQC系列,ABB Advant OCS,ABB Procontic PLC CPU】
【法國施耐德140*康昆騰系列處理器,內(nèi)存卡,電源模塊等?！?br />【德國西門子Siemens MOORE,S5,S7,6DD等】
【美國通用電氣GE..IC693/IC697系列】
【美國Westinghouse（西屋）：OVATION系統(tǒng)、WDPF系統(tǒng)】
【德國Bosch Rexroth（博世力士樂）：Indramat，I/O模塊,PLC控制器,驅(qū)動(dòng)模
塊等。】
【美國Motorola（摩托羅拉）：MVME 162、MVME 167、MVME1772、MVME177等系列】

**不要問我 我們的產(chǎn)品質(zhì)量如何

**我會(huì)告訴你 品質(zhì)有保證

**不要問我 我們的產(chǎn)品價(jià)格如何

**我會(huì)告訴你 價(jià)格*

**不要問我 我們的產(chǎn)品貨期如何

**我會(huì)告訴你 貨期準(zhǔn)時(shí)

**不要問我 我們的現(xiàn)貨又如何

**我會(huì)告訴你 現(xiàn)貨太多太多

摘 要：介紹一種由KDA3.2-100-3-A00-W1結(jié)構(gòu)的鎖相環(huán)路，具有參數(shù)設(shè)置靈活、頻率穩(wěn)定度高的優(yōu)點(diǎn)，根據(jù)實(shí)驗(yàn)結(jié)果對(duì)環(huán)路指標(biāo)進(jìn)行了分析計(jì)算。該方案已在實(shí)際工程中采用。 


關(guān)鍵詞：鎖相環(huán)；AD9851；LMX2306；DDS＋PLL；頻率穩(wěn)定度 


KDA3.2-100-3-A00-W1 是Analog Devices公司一顆高性能DDS芯片，可用于合成各種頻率信號(hào)、數(shù)控振蕩器、通信發(fā)射機(jī)等［１］。LMX2306是National Semiconductor公司的一顆高性能頻率合成器，用于便攜式無線通信設(shè)備、無線本地局域網(wǎng)和調(diào)諧器等［２］。將AD9851和LMX2306級(jí)聯(lián)，可構(gòu)成一種DDS+PLL結(jié)構(gòu)的鎖相電路，具有參數(shù)設(shè)置靈活、頻率穩(wěn)定度高的特點(diǎn)，可廣泛用于各種通信設(shè)備的時(shí)鐘同步和無線收發(fā)系統(tǒng)。 


本文將AD9851和LMX2306組合構(gòu)成鎖相環(huán)路，兩者的參數(shù)設(shè)置在系統(tǒng)初始化時(shí)通過CPU置入。AD9851的參考頻率選為10 MHz，輸出5 fc（fc＝１．２２８８ MHz）作為后級(jí)LMX2306鎖相環(huán)的參考信號(hào)，LMX2306鎖相環(huán)輸出頻率32 fc和50 fc。該方案已在CDMA2000基站時(shí)鐘同步系統(tǒng)中采用［３，４］。在實(shí)際應(yīng)用中，參考頻率和輸出頻率可根據(jù)需要靈活調(diào)整。 


一、DDS芯片AD9851的內(nèi)部結(jié)構(gòu)和參數(shù)設(shè)置 

KDA3.2-100-3-A00-W1 主要由相位累加器、正弦查表、D/A轉(zhuǎn)換器和低通濾波器等組成，如圖1所示。圖1中的參考時(shí)鐘由外部供給，用來同步整個(gè)合成器的各個(gè)組成部分，并作為相位累加器的計(jì)數(shù)脈沖，參考時(shí)鐘的頻率根據(jù)外置控制字選擇6倍頻或不倍頻，zui高為180 MHz。相位累加器為一個(gè)計(jì)數(shù)器，在每個(gè)時(shí)鐘脈沖輸入時(shí)，它的輸出就增加一個(gè)步長的相位增量值。相位步長的大小由外置控制字FSW控制，一旦給定了相位增量，輸出頻率也就確定了。正弦查表根據(jù)相位累加器的結(jié)果尋址，即把相位累加器的輸出對(duì)應(yīng)為正弦函數(shù)的抽樣值。D/A變換器把數(shù)字量變成模擬量，低通濾波器起平滑作用并濾掉帶外雜散。比較器將正弦波轉(zhuǎn)換為方波。輸出信號(hào)的初相由FSW的其中5個(gè)比特控制，分辨率為１１．２５°。累加器寬度為32 bit，可接收高達(dá)32 bit的相位累加步長。時(shí)鐘輸出頻率fDDS由參考頻率fREF和相位累加步長ΔＰ根據(jù)下式確定： 


KDA3.2-100-3-A00-W1 的輸入?yún)⒖碱l率為前級(jí)鎖相環(huán)輸出的10 MHz，同時(shí)輸出5fc的頻率作為后級(jí)32fc和50fc鎖相環(huán)的參考頻率，由（1）式可得相位累加步長ΔＰ＝２ ６３８ ８２７ ９０７。如果初相設(shè)置為０°，選擇節(jié)電模式，不選擇6倍頻，則AD9851的40 bit控制字為 


40 bit控制字通過并行或串行方式異步置入AD9851的輸入數(shù)據(jù)寄存器。在并行方式，按W0、W1、W2、W3、W4的順序在置數(shù)時(shí)鐘的上沿逐byte置入。而在串行方式，從W4的LSB到W0的MSB在置數(shù)時(shí)鐘的上沿逐bit順序置入。 


二、KDA3.2-100-3-A00-W1的內(nèi)部結(jié)構(gòu)和參數(shù)設(shè)置 

KDA3.2-100-3-A00-W1 可提供靈活的鎖相環(huán)設(shè)計(jì)，用于產(chǎn)生穩(wěn)定的低噪聲時(shí)鐘信號(hào)。由LMX2306構(gòu)成鎖相環(huán)較為簡單，只需增加外置環(huán)路濾波和壓控振蕩器（VCXO）。LMX2306內(nèi)置一個(gè)分頻比為8/9的雙模前置分頻器（以P表示）、一個(gè)程序分頻器（N）、一個(gè)參考分頻器（R）和數(shù)字鑒相器（PD）。LMX2306參考基準(zhǔn)時(shí)鐘頻率5～40 MHz，zui大鑒相頻率10 MHz，自帶鎖相檢測指示（Lock Detect），工作電源從2.3～5.5 V。LMX2306的優(yōu)勢在于其中提供靈活的分頻系數(shù)，可通過MICROWIRE和CPU接口，以實(shí)現(xiàn)對(duì)其不同的設(shè)置。其功能示意圖如圖2所示。 


14位可編程參考分頻器R，分頻比為3～1 683；前置分頻器P，對(duì)于LMX2306其前置分頻比P固定為8，即P=8；18位程序分頻器N，18位程序分頻器由5位吞吐分頻器A和13位可編程分頻器B構(gòu)成，A分頻范圍：0～7（A P），B分頻范圍：3～8 191且有B≥A，則程序分頻器總分頻比Ｎ＝Ｐ×Ｂ＋Ａ。 


KDA3.2-100-3-A00-W1 內(nèi)部鑒相頻率為ＦOSC／Ｒ，根據(jù)圖２有以下等式成立： 


DDS輸入至LMX2306的參考頻率Ｆin＝５fc，２個(gè)鎖相環(huán)分別輸出FOSC＝３２fc和ＦOSC＝５０fc。２個(gè)鎖相環(huán)的實(shí)際參數(shù)設(shè)置和鑒相頻率如表1所示。 


LMX2306帶有標(biāo)準(zhǔn)的SPI接口用于上述A﹑B和R參數(shù)的設(shè)置，用串行方式輸入相應(yīng)寄存器保存。 


三、由AD9851和LMX2306構(gòu)成的時(shí)鐘同步電路 

KDA3.2-100-3-A00-W1 的外部連線和供電情況如圖3所示，端子DDS－CLK、DDS－DATA和DDS－FQ－UD與CPU接口，負(fù)責(zé)AD9851的初始化，即將控制字FSW用串行方式在CPU程序啟動(dòng)時(shí)置入。AD9851的16腳和21腳之間接低通濾波器，用來抑制鏡像和雜散。DDS輸入?yún)⒖碱l率由9腳引入，為前級(jí)鎖相環(huán)輸出的10 MHz。端子DDS－OUT輸出頻率為5fc，作為后級(jí)32fc和50fc鎖相環(huán)的參考。 


50fc鎖相環(huán)電路的構(gòu)成如圖4所示，端子LE、DATA和CLK與CPU接口，負(fù)責(zé)LMX2306的初始化，即將表1所示的參數(shù)用串行的方式在CPU初始化時(shí)寫入LMX2306的輸入數(shù)據(jù)寄存器。5fc的參考時(shí)鐘由端子DDS－OUT輸入，輸出50fc由VCXO61.44 M的端子CLK－50FC得到。32fc鎖相環(huán)電路的構(gòu)成與圖5相似，不同點(diǎn)在于VCXO的振蕩頻率為39.3216 MHz，環(huán)路濾波器的參數(shù)也略有差別。F0/LD為鎖定檢測指示（Lock Detect），用于故障診斷。 


四、實(shí)驗(yàn)結(jié)果及結(jié)論 

在實(shí)驗(yàn)過程中，測試了在各種異常情況下環(huán)路的鎖定情況及穩(wěn)定性。將參考信號(hào)斷開，VCXO振蕩頻率維持長時(shí)間穩(wěn)定（超過8 h），其頻率穩(wěn)定度優(yōu)于±0.05 ppm；在參考信號(hào)輸入端、VCXO電壓控制端和VCXO輸出端分別疊加50fc、32fc、10 MHz、1 kHz等頻率的信號(hào)作為干擾，環(huán)路功能正常，維持鎖定。根據(jù)測試結(jié)果計(jì)算鎖相環(huán)各項(xiàng)參數(shù)指標(biāo)，結(jié)果如表2所示。 


改變LMX2306的分頻比N，用來模擬VCXO壓控靈敏度對(duì)環(huán)路鎖定的影響。當(dāng)32fc鎖相環(huán)VCXO的壓控靈敏度在0.00091～0.016689 MHz/V范圍變化，50fc鎖相環(huán)VCXO的壓控靈敏度在0.000799～0.006656 MHz/V范圍變化時(shí)，環(huán)路可靠鎖定，因此所選環(huán)路參數(shù)可適應(yīng)不同廠家晶振帶來的分散性。 


參考文獻(xiàn) 

［１］Analog Devices Ｉnc.． CMOS 180MHz DDS/DAC synthesizer AD9851［Ｚ］．1999. 


［２］National Semiconductor Corp.．LMX2306 PLLatinumTMlowpower frequency synthesizer for RF personal communication［Ｚ］．2002. 


［３］TIA/EIA/IS-2000, Introduction to CDMA2000 Standards for Spread-Spectrum System［Ｓ］. 


［４］TIA/EIA/IS-2000, Physical Layer Standard for CDMA2000 Spread-Spectrum System［Ｓ］.