【儀表網(wǎng) 研發(fā)快訊】 隨著集成電路尺寸不斷縮小，傳統(tǒng)的銅互連因電阻尺寸效應(yīng)嚴(yán)重而面臨嚴(yán)峻的性能挑戰(zhàn)。在10納米線寬下，銅互連的電阻率可達塊體材料的數(shù)十倍，嚴(yán)重制約芯片性能提升。尋找新一代互連金屬及其加工方案成為行業(yè)迫切需求。Ir、Ru、Rh等金屬因其電阻尺寸效應(yīng)較弱、可靠性好，被稱為有望取代Cu的“下一代互連金屬”，然而這些金屬材料的加工方案尚不成熟。
在此背景下，上海科技大學(xué)物質(zhì)科學(xué)與技術(shù)學(xué)院馮繼成課題組成功開發(fā)出用于下一代芯片金屬互連“自下而上”增材加工的新方案。相關(guān)研究成果以“Wafer-scale nanoprinting of 3D interconnects beyond Cu”為題發(fā)表于國際學(xué)術(shù)期刊ACS NANO, 并被選為增選封面(Supplementary Cover)。
本工作開發(fā)了不受材料限制，且兼具納米級加工精度與晶圓級加工通量的新型金屬互連方案，利用其加工的Au、Ir與Ru三維金屬互連可達到理論預(yù)測的導(dǎo)電性能。該方法利用“人工閃電”創(chuàng)制等離子體氛圍下的金屬納米顆粒，通過氣流將其攜帶進入預(yù)設(shè)構(gòu)型的空間電場中，將納米顆粒原位打印成高純、多級、多材料、高精度和晶圓級的3D納米互連結(jié)構(gòu)，最小三維結(jié)構(gòu)的特征尺度已至17 nm(圖1)。
除納米級加工精度外，該策略兼具低成本的優(yōu)勢，相較于主流大馬士革工藝(絕緣層刻蝕– Cu填充–平坦化)的金屬互連制造方案，可節(jié)省3個量級能源消耗和提高5個量級的材料利用率(圖1)。
圖1.晶圓級大面積3D打印多級、多尺度、多材料的芯片互連結(jié)構(gòu)。
通過程控化定制電場空間構(gòu)型，成功打印了不同尺度的Ru、Ir和Au材料的互連結(jié)構(gòu)，并展示了“臺階式”的三維互連，為未來芯片立體集成提供了可行方案(圖2)。
圖2.打印互連結(jié)構(gòu)的材料和尺度的靈活調(diào)控以及臺階式互連結(jié)構(gòu)。
互連的電學(xué)性能與其構(gòu)型同樣重要。實驗結(jié)果表明，經(jīng)過簡單熱處理后，打印金屬互連結(jié)構(gòu)展現(xiàn)出接近理論預(yù)測值的導(dǎo)電性能，這對未來芯片三維互連的實際應(yīng)用具有重要意義。
圖3.打印互連結(jié)構(gòu)的性能優(yōu)化以及理論預(yù)測。
此外，為契合集成電路的產(chǎn)量需求，研究團隊還開發(fā)了一種基于脈沖電場的高通量打印策略，實現(xiàn)了晶圓級規(guī)模化制造金屬互連結(jié)構(gòu)，僅需單次打印即可在1小時內(nèi)加工超千萬個3D納米結(jié)構(gòu)(圖4)。所打印的互連結(jié)構(gòu)展現(xiàn)出優(yōu)異的一致性，其尺寸變異系數(shù)CV <10%，與光刻圖案CV在一個量級，滿足集成電路的要求。
圖4.基于脈沖電場的晶圓級高通量打印。
本研究展示了打印三維納米結(jié)構(gòu)作為芯片互連的應(yīng)用潛力，有望為受制于現(xiàn)有制造手段而難以實現(xiàn)的芯片互連方案帶來新的機會。該技術(shù)不僅適用于集成電路互連制造和金屬化，在MEMS、光學(xué)超構(gòu)材料等前沿領(lǐng)域同樣展現(xiàn)出廣闊的應(yīng)用前景。
論文共同第一作者為物質(zhì)學(xué)院2024級博士研究生殷鈺祥和2022級博士研究生劉柄言，通訊作者為馮繼成教授。上海科技大學(xué)為唯一完成單位。
所有評論僅代表網(wǎng)友意見，與本站立場無關(guān)。