描述
ADS41Bx9是低功率ADS4xxx模擬 - 數字轉換器（ADC）家族的成員，具有集成模擬輸入緩沖器。這些器件采用創新的設計技術來實現高動態性能，并且功耗低。模擬輸入引腳有緩沖器，具有在寬的頻率范圍內保持恒定的性能和輸入阻抗的好處。該設備是非常適合用于多載波，寬頻帶通信應用如PA線性化。
該ADS41Bx9具備的功能，如數字增益和偏移校正。增益選項可用于改善在較低的滿量程輸入范圍SFDR性能，尤其是在高輸入頻率。集成DC偏移校正回路可用于估計和消除ADC失調。在較低的采樣速率，ADC自動地在性能沒有損失按比例縮小的功率。
該器件支持雙倍數據速率（DDR）低電壓差分信號（LVDS）和并行CMOS數字輸出接口。在DDR LVDS接口（500 Mbps）的的低數據率使得使用低成本的現場可編程門陣列（FPGA）的接收器成為可能。該裝置具有可用于進一步降低功耗低擺幅LVDS模式下。在LVDS輸出緩沖器的強度，也可以增加以支持50-Ω差分匹配。
這些器件采用緊湊的VQFN-48封裝，在整個工業溫度范圍（-40°C至+ 85°C）。
特性
●ADS41B49：14位，250 MSPS
●ADS41B29：12位，250 MSPS
●集成高阻抗
●模擬輸入緩沖器：
○ 輸入電容：2 pF的
○ 200-MHz的輸入電阻：3千歐
●采樣率：250 MSPS
●低功耗：
○ 1.8-V模擬電源：180毫瓦
○ 3.3-V緩沖電源：96毫瓦
○ I / O電源：135毫瓦（DDR LVDS）
●高動態性能：
○ 信噪比：69 dBFS的在170兆赫
○ SFDR：82.5 dBc的在170兆赫
●輸出接口：
○ 雙倍數據速率（DDR）LVDS與可編程Swing和強度：
○ 標準Swing：350毫伏
○ 低擺幅：200毫伏
○ 默認強度：100Ω終端
○ 2X強度：50Ω終端
○ 1.8-V CMOS并行接口也支持
● 為SNR可編程增益，SFDR權衡
● 直流偏移校正
● 支持低輸入時鐘幅度
● 封裝：VQFN-48（7毫米×7 MM）
