·4路脈沖信號(hào)，8路延時(shí)輸出
·< 25ps RMS抖動(dòng)
·觸發(fā)速率10MHz
·精度率發(fā)生器
·易于與80MHz模式鎖定激光器
·快速過渡時(shí)間
·加熱晶體或Rb時(shí)基(opt.)
·以太網(wǎng)、GPIB、RS-232接口
DG645
DG645 是一款多功能數(shù)字延遲/脈沖發(fā)生器，可提供精確定義的脈沖，重復(fù)頻率高達(dá) 10 MHz。
延遲發(fā)生器時(shí)序
所有數(shù)字延遲發(fā)生器都通過計(jì)算快速時(shí)鐘（通常為 100 MHz）的周期來測(cè)量時(shí)間間隔。大多數(shù)數(shù)字延遲發(fā)生器還具有較短的可編程模擬延遲，以實(shí)現(xiàn)比時(shí)鐘周期更精細(xì)的時(shí)間間隔。不幸的是，如果觸發(fā)器與時(shí)鐘不同步，則可能會(huì)出現(xiàn)一個(gè)時(shí)鐘周期的時(shí)序不確定性（通常為 10 ns）。
DG645 通過測(cè)量觸發(fā)器相對(duì)于內(nèi)部時(shí)鐘的時(shí)序并補(bǔ)償模擬延遲來消除時(shí)序不確定性。這種方法將抖動(dòng)降低了大約 100 倍，并允許內(nèi)部速率發(fā)生器以任何速率運(yùn)行，而不僅僅是時(shí)鐘頻率的約數(shù)。
觸發(fā)
DG645 有多種觸發(fā)模式。具有小于 100 ps 周期抖動(dòng)的內(nèi)部速率發(fā)生器可以設(shè)置為 100 µHz 至 10 MHz，分辨率為 1 µHz。具有可調(diào)閾值和斜率的外部觸發(fā)輸入可以觸發(fā)定時(shí)周期、周期突發(fā)或單次觸發(fā)。可以通過按鍵觸發(fā)單次射擊。線路觸發(fā)器與交流電源同步運(yùn)行。
DG645 通過觸發(fā)釋抑和預(yù)分頻功能支持許多復(fù)雜的觸發(fā)要求。
觸發(fā)釋抑設(shè)置連續(xù)觸發(fā)之間的最短時(shí)間。如果您的應(yīng)用程序中的觸發(fā)事件產(chǎn)生顯著的噪聲瞬變，在生成下一個(gè)觸發(fā)之前需要時(shí)間衰減，這將非常有用。觸發(fā)釋抑也可用于以輸入觸發(fā)速率的約數(shù)來觸發(fā) DG645。
觸發(fā)預(yù)分頻使 DG645 能夠與更快的源同步觸發(fā)，但觸發(fā)頻率是原始觸發(fā)頻率的約數(shù)。例如，DG645 可以在 1 kHz 下觸發(fā)，但與以 80 MHz 運(yùn)行的鎖模激光器同步，通過將觸發(fā)輸入預(yù)縮放 80,000。此外，DG645 還為每個(gè)前面板輸出包含一個(gè)單獨(dú)的預(yù)分頻器，使每個(gè)輸出能夠以觸發(fā)速率的約數(shù)工作。
前面板輸出
有五個(gè)前面板輸出：T 0、AB、CD、EF 和 GH。T 0輸出在定時(shí)周期內(nèi)被置位。T 0 的前沿是零時(shí)間參考。編程延遲（A、B、C、D、E、F、G 和 H）設(shè)置為 0 秒到 2000 秒，分辨率為 5 ps，以控制四個(gè)脈沖輸出的前沿和后沿的時(shí)序。
每個(gè)前面板輸出可驅(qū)動(dòng) 50 Ω 負(fù)載并具有 50 Ω 源阻抗。輸出幅度可設(shè)置為 0.5 至 5.0 V，輸出偏移范圍可超過 ±2 VDC，以提供幾乎任何邏輯電平（NIM、ECL、PECL、CMOS 等）。在任何輸出幅度下，輸出轉(zhuǎn)換時(shí)間都小于 2 ns。
后面板輸出
可選的后面板輸出可用于支持各種應(yīng)用。選項(xiàng) 1 在 5 V 邏輯電平下提供 T 0輸出和八個(gè)編程延遲（A、B、C、D、E、F、G 和 H），轉(zhuǎn)換時(shí)間小于 1 ns。選項(xiàng) 2 提供這些相同的輸出，但作為 30 V、100 ns 脈沖，轉(zhuǎn)換時(shí)間小于 5 ns，用于高噪聲環(huán)境中的時(shí)序分布。選項(xiàng) 3 提供 8 個(gè)組合輸出，可提供 5 V 邏輯電平的 1 到 4 個(gè)脈沖，轉(zhuǎn)換時(shí)間小于 1 ns。每個(gè)輸出都有一個(gè) 50 Ω 的源阻抗。
時(shí)基
標(biāo)準(zhǔn)時(shí)基的精度為 5 ppm，抖動(dòng)為
對(duì)于標(biāo)準(zhǔn)時(shí)基，1 s 延遲的計(jì)時(shí)誤差可高達(dá) 5 µs，OCXO 時(shí)基為 200 ns，但銣時(shí)基僅為 500 ps（均在校準(zhǔn)一年后）。
對(duì)于短延遲，抖動(dòng)通常為 20 ps。然而，對(duì)于 1 s 的延遲，標(biāo)準(zhǔn)時(shí)基會(huì)產(chǎn)生高達(dá) 10 ns 的抖動(dòng)，而可選時(shí)基會(huì)產(chǎn)生不到 10 ps 的額外抖動(dòng)。
快速上升時(shí)間模塊
DG645 前面板輸出的轉(zhuǎn)換時(shí)間小于 2 ns。SRD1 是一種附件，內(nèi)置于直插式 BNC 連接器中，可將前面板輸出的上升時(shí)間縮短至 100 ps 以下。前面板最多可連接五個(gè) SRD1，以減少所有輸出的上升時(shí)間。
DG645 規(guī)格
延誤
頻道4 個(gè)獨(dú)立脈沖控制位置和寬度。8 個(gè)延遲通道可供選擇。
（見下面的輸出選項(xiàng)）
范圍0 到 2000 秒
解決5 皮秒
準(zhǔn)確性1 ns + (時(shí)基誤差 × 延遲)
抖動(dòng) (rms)
分機(jī)。觸發(fā)。到任何輸出
T 0到任何輸出
25 ps + (時(shí)基抖動(dòng) × 延遲)
15 ps + (時(shí)基抖動(dòng) × 延遲)
觸發(fā)延遲85 ns（外部觸發(fā)到 T 0輸出）
時(shí)基
標(biāo)準(zhǔn)水晶
抖動(dòng)10 -8秒/秒
穩(wěn)定2 x 10 -6 (20 °C 至 30 °C)
老化5 ppm/年
選擇。4 OCXO
抖動(dòng)10 -11秒/秒
穩(wěn)定2 x 10 -9 (20 °C 至 30 °C)
老化0.2 ppm/年
選擇。5 銣
抖動(dòng)10 -11秒/秒
穩(wěn)定2 x 10 -10（20 °C 至 30 °C）
老化0.0005 ppm/年
外部輸入10 MHz ± 10 ppm，正弦 >0.5 Vpp，
1 kΩ 阻抗
輸出10 MHz，2 Vpp 輸入 50 Ω
外部觸發(fā)
速度DC 至 1/(100 ns + 最長(zhǎng)延遲)。
10 MHz
臨界點(diǎn)±3.50 伏直流
坡在上升沿或下降沿觸發(fā)
阻抗1 兆歐 + 15 pF
內(nèi)部速率發(fā)生器
觸發(fā)模式連拍、線拍或單拍
速度100 µHz 至 10 MHz
解決1 微赫茲
準(zhǔn)確性與時(shí)基相同
抖動(dòng) (rms)<25 ps（10 MHz/N 觸發(fā)率）
<100 ps（其他觸發(fā)率）
突發(fā)發(fā)生器
觸發(fā)到個(gè) T 0
范圍
分辨率
0 到 2000 秒
5 ps
脈沖之間的周期
范圍
分辨率
100 ns 至 42.9 s
10 ns
每個(gè)突發(fā)的延遲周期1 至 2 32 - 1
輸出（T 0、AB、CD、EF 和 GH）
源阻抗50Ω
過渡時(shí)間<2 納秒
過沖<100 mV + 10 % 的脈沖幅度
抵消±2V
振幅0.5 至 5.0 V（電平 + 偏移 <6.0 V）
準(zhǔn)確性100 mV + 5 % 脈沖幅度
一般的
計(jì)算機(jī)接口GPIB (IEEE-488.2)、RS-232 和以太網(wǎng)。所有儀器功能都可以通過接口進(jìn)行控制。
非易失性存儲(chǔ)器可以存儲(chǔ)和調(diào)用九組儀器配置。
力量<100 W，90 至 264 VAC，47 Hz 至 63 Hz
方面8.5" × 3.5" × 13" (WHL)
重量9 磅。
保修單一年零件和人工材料和工藝缺陷
輸出選項(xiàng)
選項(xiàng) 1（延遲輸出）
輸出數(shù)量8 個(gè)（后面板 BNC）
輸出T 0 , A, B, C, D, E, F, G 和 H
源阻抗50Ω
過渡時(shí)間<1 納秒
過沖<100 毫伏
等級(jí)+5 V CMOS 邏輯
脈沖特性
上升沿
下降沿
在最長(zhǎng)延遲后 25 ns 編程延遲
選項(xiàng) 2（高壓輸出）
輸出數(shù)量8 個(gè)（后面板 BNC）
輸出T 0 , A, B, C, D, E, F, G 和 H
源阻抗50Ω
過渡時(shí)間<5 納秒
級(jí)別0 至 30 V 進(jìn)入高阻抗，0 至 15 V 進(jìn)入 50 Ω（幅度降低 1 %/kHz）
脈沖特性
上升沿
下降沿
在上升沿后 100 ns 的 編程延遲
選項(xiàng) 3（組合輸出）
輸出數(shù)量8 個(gè)（后面板 BNC）
輸出T 0 , AB, CD, EF, GH, (AB+CD), (EF+GH), (AB+CD+EF), (AB+CD+EF+GH)
源阻抗50Ω
過渡時(shí)間<1 納秒
過沖<100 mV + 10 % 的脈沖幅度
脈沖特性
T 0 , AB, CD, EF, GH延遲之間的時(shí)間邏輯高
(AB+CD), (EF+GH)由給定通道的邏輯或創(chuàng)建的兩個(gè)脈沖
(AB+CD+EF)由給定通道的邏輯或創(chuàng)建的三個(gè)脈沖
(AB+CD+EF+GH)由給定通道的邏輯或創(chuàng)建的四個(gè)脈沖
選項(xiàng) SRD1（快速上升時(shí)間模塊）
上升時(shí)間<100 皮秒
秋季時(shí)間<3 納秒
抵消-0.8 V 至 -1.1 V
振幅0.5V 至 5.0V
加載50Ω
